EDA技术与应用 基于Quartus II和VHDL【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

EDA技术与应用 基于Quartus II和VHDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA概述1

1.1 EDA技术及其发展1

1.1.1 EDA技术的发展历程1

1.1.2 EDA技术的主要内容3

1.1.3 EDA技术的发展趋势3

1.2 硬件描述语言4

1.2.1 硬件描述语言的起源5

1.2.2 HDL语言的特征6

1.3 EDA技术的层次化设计方法与流程7

1.3.1 EDA技术的层次化设计方法7

1.3.2 EDA技术的设计流程9

1.4 EDA工具软件简介13

1.4.1 MAX+plus Ⅱ13

1.4.2 Quartus Ⅱ14

1.4.3 其他仿真软件15

1.5 IP核16

1.6 互联网上的EDA资源18

第2章 可编程逻辑器件20

2.1 可编程逻辑器件的发展历程及特点20

2.1.1 可编程逻辑器件的发展历程20

2.1.2 可编程逻辑器件的特点21

2.2 可编程逻辑器件分类22

2.2.1 按集成度分22

2.2.2 按编程特性分23

2.2.3 按结构分24

2.3 简单PLD24

2.3.1 PLD中阵列的表示方法24

2.3.2 PROM26

2.3.3 PLA器件27

2.3.4 PAL器件28

2.3.5 GAL器件29

2.4 CPLD30

2.4.1 传统CPLD的基本结构30

2.4.2 最新CPLD的基本结构32

2.5 FPGA33

2.5.1 传统FPGA的基本结构33

2.5.2 最新FPGA的基本结构35

2.6 可编程逻辑器件的发展趋势36

2.6.1 先进工艺36

2.6.2 处理器内核38

2.6.3 硬核与结构化ASIC39

2.6.4 低成本器件40

第3章 Quartus Ⅱ开发系统43

3.1 Quartus Ⅱ简介43

3.1.1 Quartus Ⅱ 9.0的特点43

3.1.2 Quartus Ⅱ系统安装许可与技术支持44

3.1.3 Quartus Ⅱ设计流程45

3.2 Quartus Ⅱ 9.0设计入门55

3.2.1 启动Quartus Ⅱ 9.055

3.2.2 设计输入60

3.2.3 编译综合66

3.2.4 仿真测试67

3.2.5 硬件测试71

3.3 基于原理图输入的Quartus Ⅱ设计74

3.4 基于文本输入的Quartus Ⅱ设计81

3.5 基于LPM可定制宏功能模块的Quartus Ⅱ设计86

3.6 基于混合输入方式的Quartus Ⅱ设计97

3.7 嵌入式逻辑分析仪的使用100

3.7.1 Quartus Ⅱ的SignalTap Ⅱ原理101

3.7.2 SignalTap Ⅱ使用流程101

3.7.3 在设计中嵌入SignalTap Ⅱ逻辑分析仪102

3.8 实验109

3.8.1 实验3-1 Quartus Ⅱ原理图输入设计法109

3.8.2 实验3-2 4-16线译码器的EDA设计110

3.8.3 实验3-3 基于MSI芯片设计计数器111

3.8.4 实验3-4 LPM宏功能模块使用112

3.8.5 实验3-5 Quartus Ⅱ设计正弦信号发生器115

第4章 VHDL设计基础121

4.1 VHDL的基本组成121

4.1.1 实体122

4.1.2 构造体125

4.1.3 程序包129

4.1.4 库130

4.1.5 配置132

4.2 VHDL语言的基本要素135

4.2.1 VHDL语言的标识符135

4.2.2 VHDL语言的客体136

4.2.3 VHDL语言的数据类型138

4.2.4 VHDL语言的运算操作符145

4.3 VHDL语言的基本语句147

4.3.1 顺序描述语句147

4.3.2 并行语句156

4.4 实验167

4.4.1 实验4-1 应用VHDL完成简单组合电路设计167

4.4.2 实验4-2 算术加法运算电路的VHDL设计169

4.4.3 实验4-3 应用VHDL完成简单时序电路设计171

4.4.4 实验4-4 设计VHDL加法计数器173

4.4.5 实验4-5 设计移位运算器175

第5章 基于Nios Ⅱ的SOPC软硬件设计183

5.1 Nios Ⅱ处理器系统183

5.1.1 Nios Ⅱ嵌入式处理器简介183

5.1.2 Nios Ⅱ处理器结构185

5.1.3 Nios Ⅱ处理器运行模式186

5.1.4 寄存器文件186

5.1.5 算术逻辑单元ALU187

5.1.6 异常和中断控制188

5.1.7 存储器与I/O组织189

5.2 Avalon交换结构总线191

5.2.1 Avalon总线基本概念191

5.2.2 Avalon总线特点194

5.2.3 Avalon总线为外设提供的服务194

5.2.4 Avalon总线传输模式195

5.3 SOPC技术简介195

5.3.1 SOPC概念195

5.3.2 SOPC设计流程196

5.4 基于Nios Ⅱ的SOPC开发实例205

5.4.1 硬件部分205

5.4.2 软件部分213

5.5 实验219

5.5.1 实验5-1 LCD显示实验219

5.5.2 实验5-2 按键控制数码管递增实验223

5.5.3 实验5-3 自定义PWM组件实验226

第6章 EDA技术的应用246

6.1 组合逻辑电路的设计应用246

6.1.1 编码器设计246

6.1.2 译码器的设计248

6.1.3 多路选择器的设计251

6.1.4 加法器设计253

6.1.5 数值比较器258

6.1.6 算术逻辑运算器259

6.2 时序逻辑电路的设计应用262

6.2.1 触发器262

6.2.2 锁存器和寄存器266

6.2.3 计数器271

6.3 状态机的设计279

6.3.1 有限状态机的VHDL建模280

6.3.2 Moore状态机VHDL设计285

6.3.3 Mealy状态机VHDL设计287

6.4 存储器的设计288

6.4.1 ROM的设计289

6.4.2 RAM的设计290

6.4.3 FIFO的设计291

6.5 EDA综合设计293

6.5.1 简易数字钟的设计293

6.5.2 出租车自动计费器EDA设计297

6.5.3 数字密码锁EDA设计304

附录1 DE2-70实验板引脚配置信息316

附录1-1 时钟信号引脚配置信息316

附录1-2 拨动开关引脚配置信息（上位高电平，下位低电平）316

附录1-3 按钮开关引脚配置（弹跳开关，可作手动时钟，按下为低电平）316

附录1-4 LED引脚配置（LEDR为红色，LEDG为绿色）317

附录1-5 7段共阳极数码管引脚配置317

附录1-6 LCD模块引脚配置319

附录1-7 ADV7123引脚配置信息319

附录1-8 音频编解码芯片引脚配置320

附录1-9 RS-232引脚配置320

附录1-10 PS/2引脚配置321

附录1-11 以太网芯片引脚配置321

附录1-12 TV解码芯片引脚配置321

附录1-13 I2C bus引脚配置322

附录1-14 红外线接收器IR引脚配置322

附录1-15 USB（ISP1362）引脚配置322

附录1-16 SRAM引脚配置323

附录1-17 DRAM引脚配置325

附录1-18 Flash引脚配置327

附录1-19 SD卡插槽引脚配置328

附录1-20 GPIO引脚配置信息328

附录2 GW48EDA系统使用说明330

参考文献334